你好呀，
我正在尝试从电阻分压器（NTC热敏电阻和固定R）读取电压，并始终太低。现在我怀疑ADC输入负载相当高的阻抗源。那么ADC加载特性是什么：是否有一个加载输入引脚的采样电容 - 有多大？您是否可以为连接到ADC输入的信号的最大源阻抗提供一些建议书？
/ Eero Heikkinen.
GPADC没有输入缓冲阶段。在采样阶段期间，将0.2PF的电容器切换到输入线。该电容的预充电处于中间电平，因此输入阻抗是无限的。IFF您使用的IFF，3x衰减器呈现300K输入阻抗。
br je_dialog。
谢谢，澄清了很多。您是否有3X衰减精度的规格？在数据表中没有找到它。
Br Eero.
嗨je_dialog
我正在设计连接到ADC引脚的AFE，所以我需要知道输入迫切匹配前端过滤器配置。信号范围为0-3V，我设置了GP_ADC_ATTN3X。那么，我可以考虑ADC输入结构如下图吗？******立示声*****************信号|R1 = 200k.| ----------------------R2 = 100K.|GND.************电容*************-------> ADC|c = 0.2pf.|GND.
是c样本/保持电容？
谢谢你的任何建议。
嗨班莫呼，
是的，上面描述的是ADC的电路与衰减器，包括样品和保持电容，是值为0.2pf。
谢谢mt_dialog.
嗨Eero Heikkinen
请检查这篇文章http://support.dialog-semicondiondiondum/adc -issues.
希望能帮助到你。
谢谢马里奥斯。
嗨Eero，请在下面找到。关键规范是它的300k输入偶尔（电阻网络200k / 100k分频器）。我没有关于绝对精度的规格细节，但我会假设它们被修剪为比例，但不是绝对值，因为SAR ADC中最电阻分隔器的HTE案例是HTE案例。（我会检查）。BR JE_DIALOG.
“3倍输入衰减器用电阻实现分隔网。当钻头gp_adc_ctrl_reg2 [gp_adc_attn3x]设置为'1'，所选ADC输入的输入阻抗频道变为300k（典型）而不是无限。在另外，电阻分频器网络需要更多在抽样阶段安排时间。一般指南Bit GP_ADC_ATTN3X = 1是：选择输入通道，然后在开始之前等1次（16个时钟周期）转换。只有所需的采样时间受衰减器影响，转换时间仍然存在大约一个16 MHz的时钟周期（62.5 ns）。“
只需快速更新... ADC电阻仍然没有立即，但良好的定义，因此优于对竞争的耐受性优于1％。
确保在采用样品之前应用1μsec延迟，否则读数太低。
BR JE_DIALOG.
你好呀，
GPADC没有输入缓冲阶段。在采样阶段期间，将0.2PF的电容器切换到输入线。该电容的预充电处于中间电平，因此输入阻抗是无限的。IFF您使用的IFF，3x衰减器呈现300K输入阻抗。
br je_dialog。
谢谢，澄清了很多。您是否有3X衰减精度的规格？在数据表中没有找到它。
Br Eero.
嗨je_dialog
我正在设计连接到ADC引脚的AFE，所以我需要知道输入迫切匹配前端过滤器配置。信号范围为0-3V，我设置了GP_ADC_ATTN3X。
那么，我可以考虑ADC输入结构如下图吗？
******立示声*****************
信号
|
R1 = 200k.
| ----------------------
R2 = 100K.
|
GND.
************电容*************
-------> ADC
|
c = 0.2pf.
|
GND.
是c样本/保持电容？
谢谢你的任何建议。
嗨班莫呼，
是的，上面描述的是ADC的电路与衰减器，包括样品和保持电容，是值为0.2pf。
谢谢mt_dialog.
嗨Eero Heikkinen
请检查这篇文章http://support.dialog-semicondiondiondum/adc -issues.
希望能帮助到你。
谢谢马里奥斯。
嗨Eero，请在下面找到。关键规范是它的300k输入偶尔（电阻网络200k / 100k分频器）。我没有关于绝对精度的规格细节，但我会假设它们被修剪为比例，但不是绝对值，因为SAR ADC中最电阻分隔器的HTE案例是HTE案例。（我会检查）。BR JE_DIALOG.
“3倍输入衰减器用电阻实现
分隔网。当钻头
gp_adc_ctrl_reg2 [gp_adc_attn3x]设置为
'1'，所选ADC输入的输入阻抗
频道变为300k（典型）而不是无限。在
另外，电阻分频器网络需要更多
在抽样阶段安排时间。一般指南
Bit GP_ADC_ATTN3X = 1是：选择输入
通道，然后在开始之前等1次（16个时钟周期）
转换。只有所需的采样时间
受衰减器影响，转换时间仍然存在
大约一个16 MHz的时钟周期（62.5 ns）。“
只需快速更新... ADC电阻仍然没有立即，但良好的定义，因此优于对竞争的耐受性优于1％。
确保在采用样品之前应用1μsec延迟，否则读数太低。
BR JE_DIALOG.