水晶饰边和LLD_SLEEP_COMPENSATE_FUNC警告

你好，

1.我使用RCX，没有使用外部LP晶体。

我没有。我对SDK进行了两个修改：

1.为了方便地检索BLE地址，我扩展了结构体bd_addr app_random_addr

2.如果不存在，我修改了Arch_System以从Config标志而不是OTP检索默认的Cryst Carrim值，如下所示：

#if定义（__da14531__）+＃ifdef cfg_default_xtal32m_trim_value ^ m +＃define default_xtal32m_trim_value_qfn（cfg_default_xtal32m_trim_value）+＃define default_xtal32m_trim_value_wlcsp（cfg_default_xtal32m_trim_value）+＃else

对于QFN芯片，CFG_DEFAULT_XTAL32M_TRIM_VALUE默认值为0x80，这不会导致警告，但在0xFF时会导致警告。

3.我不相信我曾经禁用过中断。我检查了我的代码，并没有发现通过对话API调用的直接或间接的方式，我禁用了它们。

4.我检查了peripher_init。它只调用GPIO_ConfigurePin(lights_init()也只调用GPIO_ConfigurePin())

void set_pad_functions(void) //设置gpio端口功能模式{GPIO_ConfigurePin(CLIP_SWITCH_PORT, CLIP_SWITCH_PIN, INPUT, PID_GPIO, false);GPIO_ConfigurePin(CLIP_TEMP_SENSOR_EN_PORT, CLIP_TEMP_SENSOR_EN_PIN, OUTPUT, PID_GPIO, false);GPIO_ConfigurePin(CLIP_TEMP_SENSOR_PORT, CLIP_TEMP_SENSOR_PIN, INPUT, PID_ADC, false);} void init(void) // set i2c, spi, uart, uart2 serial clks {#if define (__DA14531__) //禁用P0_0 GPIO_Disable_HW_Reset()的HW Reset功能;//在Boost模式下，使DCDC转换器为使用的gpio提供VBAT_HIGH (syscntl_dcdc_turn_on_in_boost(SYSCNTL_DCDC_LEVEL_3V0);#else //启动外设的电源域SetBits16(PMU_CTRL_REG, peripher_sleep, 0);while (!(GetWord16(SYS_STAT_REG) & PER_IS_UP));SetBits16 (CLK_16M_REG XTAL16_BIAS_SH_ENABLE 1);#endif // ROM补丁patch_func();//设置pad功能set_pad_functions(); lights_init(); // Enable the pads GPIO_set_pad_latch_en(true); }

我正在使用自定义代码。固件处于延迟测试版或发布候选阶段，只有最近的批次批次，即晶体调整经历了此警告。如果我有时间，我还没有尝试运行示例代码我会调查这个问题。

如果我不能轻易解决这个问题，似乎只要我的最终调谐值保持在大约75kHz内的初始频率偏移误差，而无需修剪晶体即可导致此警告即可，我应该良好的生产。MAX BLE错误按照规格为150kHz，这应该给我充足的余量，+/- 10ppm初始，+/- 10ppm温度，以及晶体上的一些老化容差。如果这是大约30ppm的总数最坏情况，则可以在产品的预期寿命中获得〜75khz的额外误差。

谢谢，

麦克风

我在为其他遇到同样问题的人更新。我诊断是晶体坏了:最新的生产测试批次实际上不像之前的批次使用XRCGB32M000F1H00R0，而且替换了一些特性未知的替代晶体。

使用校准过的频率计数器，我能够显示出它在25摄氏度时的误差为52ppm，在其他温度下可能更糟。这与我在我的频谱分析仪上看到的错误完全吻合(2.402GHz * 52ppm ~=125KHz错误)。它也可能有错误的电容，等等。我的问题解决了，当我焊接正确的部分在它的地方。

到目前为止，我无法在0x80的默认修剪中使用正确的水晶来重现此问题。如果该更改，我会更新此线程，但否则我认为此问题已关闭。