水晶装饰和lld睡眠补偿功能警告

你好，

1.我使用RCX，没有使用外部LP晶体。

2.我没有。我对SDK做了两个修改：

1.检索BLE地址容易我extern'd结构BD_ADDR app_random_addr

2.如果不存在，我修改了Arch_System以从Config标志而不是OTP检索默认的Cryst Carrim值，如下所示：

#if定义（__da14531__）+＃ifdef cfg_default_xtal32m_trim_value ^ m +＃define default_xtal32m_trim_value_qfn（cfg_default_xtal32m_trim_value）+＃define default_xtal32m_trim_value_wlcsp（cfg_default_xtal32m_trim_value）+＃else

CFG_DEFAULT_XTAL32M_TRIM_VALUE是0x80的在默认情况下QFN芯片，它不会导致警告，但在0xFF的它。

3.我不相信我曾经禁止中断。我已经审查我的代码，并没有发现任何直接的，或通过对话API调用的方式在我禁用它们间接的。

4.我已签periph_init。唯一称之为品牌是GPIO_ConfigurePin（lights_init（）也只是调用GPIO_ConfigurePin（））

空隙set_pad_functions（无效）//组GPIO端口功能模式{GPIO_ConfigurePin（CLIP_SWITCH_PORT，CLIP_SWITCH_PIN，INPUT，PID_GPIO，FALSE）;GPIO_ConfigurePin（CLIP_TEMP_SENSOR_EN_PORT，CLIP_TEMP_SENSOR_EN_PIN，OUTPUT PID_GPIO，FALSE）;GPIO_ConfigurePin（CLIP_TEMP_SENSOR_PORT，CLIP_TEMP_SENSOR_PIN，INPUT，PID_ADC，FALSE）;}空隙periph_init（无效）//集I2C，SPI，UART，UART2串行CLKS {＃如果定义（__DA14531__）//禁用HW复位P0_0 GPIO_Disable_HW_Reset（）的功能;//在升压模式下使DCDC变换器供给VBAT_HIGH为使用的GPIO syscntl_dcdc_turn_on_in_boost（SYSCNTL_DCDC_LEVEL_3V0）;的#else //上电外设功率域SetBits16（PMU_CTRL_REG，PERIPH_SLEEP，0）;而（（GetWord16（SYS_STAT_REG）PER_IS_UP）！）;SetBits16（CLK_16M_REG，XTAL16_BIAS_SH_ENABLE，1）;#ENDIF // ROM补丁patch_func（）;//设置垫功能set_pad_functions（）; lights_init(); // Enable the pads GPIO_set_pad_latch_en(true); }

我正在使用自定义代码。固件处于延迟测试版或发布候选阶段，只有最近的批次批次，即晶体调整经历了此警告。如果我有时间，我还没有尝试运行示例代码我会调查这个问题。

如果我不能轻易解决这个问题，似乎只要我的最终调谐值保持在大约75kHz内的初始频率偏移误差，而无需修剪晶体即可导致此警告即可，我应该良好的生产。MAX BLE错误按照规格为150kHz，这应该给我充足的余量，+/- 10ppm初始，+/- 10ppm温度，以及晶体上的一些老化容差。如果这是大约30ppm的总数最坏情况，则可以在产品的预期寿命中获得〜75khz的额外误差。

谢谢

麦克风

我张贴其他人遇到同样问题的最新情况。我把它诊断为坏的结晶：最新的生产试验批次实际上没有使用XRCGB32M000F1H00R0像早期的批次，以及一些可选的结晶用未知特性取代。

使用校准的频率计数器，我能表明它是关闭的52ppm 25℃，并有可能更糟在其他温度。这完全匹配当时我和频谱分析仪（2.402GHz * 52ppm〜125KHz的=误差）看到的错误。它也可能有错误的电容等，当我焊在其位置正确的部分我的问题得到解决。

到目前为止，我无法在0x80的默认修剪中使用正确的水晶来重现此问题。如果该更改，我会更新此线程，但否则我认为此问题已关闭。