我编辑了AN-CM-295电路并取下了电流比较器电路。
我将其设置为完整的步骤模式，但电路无法操作。我编辑了另一个Vesion，将比较器背面编辑了Verison仅限于完整步骤，删除了比较器，并且奇迹般地逐渐运行CCMP。
通过将Chop输入连接到GND或离开未连接来禁用斩波器。
显然在工作中有一些力量，我尚未确定。
设备：
设备编号：
SLG47105V.
你好koen@weijand.nl.
谢谢你的吸引力！
我对异常有几个问题：
1.您是否使用步进电机进行测试，或者您只是在没有硬件的范围内观察它？
2.在进行更改之前，初始设计是否正常工作？
3.据我所知，设计中的CCMP专用于创建微步，因此可能对全步骤模式不需要。
此致，
olehs.
我使用微小的步进电机，功率非常低（30mA /绕组）。初始电路工作正常，我在完整的步骤模式下使用它。CCMP的删除显然会影响电路中的其他地方。选择完整步骤时，不正确禁用一些隐藏的连接。
芯片设计的幸运选择是VDD2上的UVLO是可编程的。我的VDD2 = 1.8V。
PWM和PWM斩波器之间存在隐藏的连接，因此这些块是互连的。
我尝试追踪当删除CCMP时缺少的DFF1和DFF2的时钟信号。建议欢迎。这是我的第一个HV GP设计，使用46620和板载可编程的SOFAR批次。
koen@weijand.nl.那
我无法理解问题所在。可以发给我HV输出的波形。
你说你的VDD2 = 1.8V，它超出了规格。也许这是问题，由于VDD2低电平，输出不正常工作
此致，
olehs.
Oleh，
输出没有问题。它们的工作正常至1.8V（当前仅为30mA）。我正在使用小eval brd。对HV输出CTRL块信号的信号突然丢失，基本上DIV / 2 FF没有信号。这是奇怪的，因为我只禁用了CCMP。禁用一个CCMP（重置块ALL）禁用两个输出。但我无法从该信号中找到任何影响到驱动DIV2 FF的信号
校正，禁用CCMP只会禁用相应的输出。
koen@weijand.nl.
感谢您与我分享文件。
我想我知道问题是什么。将CCMP重置为默认为HV输出的睡眠输入时，与CCPM输入共享，自动连接到VDD。VDD连接到睡眠输入意味着“Force Sleep”，其禁用HV输出。请从所有睡眠输入中删除VDD并再次检查设计。
如果问题解决了，请告诉我。
此致，
olehs.
我确实比较了两种设计的NVM文件，刚刚结束了相同的结论。检查设计并立即运行，谢谢您的帮助。很困惑..
koen@weijand.nl.那
很高兴知道你发现解决问题的解决方案！
如果您对GreenPak有任何其他问题，请告诉我。
此致，
olehs.