你好,
我是新的对话框,我使用DA14695和USB DK来研究样品代码(SDK版本:10.0.8.105,WIRA 10.440.8.6)。
我试图使用SPI模块并用LA录制SPI波形,发现CS引脚花了太长。
我的SPI速度是4MHz,CLK时间约为0.25us /位,但CS需要几乎90起,从低到嗨...
时序图如:
CS引脚低----------等40us ---------- 9位数据(总3Us)----------等40us ---------- CS PIN高
有没有办法缩短CS引脚时间以加快SPI?
谢谢!!!
我的SPI写字代码如下所示:
void spi_send_data(uint8_t dat){#if 1 // spi 9位模式ad_spi_activate_cs(spihandle);AD_SPI_WRITE_9TH_BIT(SPIHandle,0x01);spi_send_8b(dat);// ad_spi_deactivate_cs_when_spi_done(spihandle);ad_spi_deactivate_cs(spihandle);#万一 }
关键词:
设备:

嗨eric_fan,
我目前正在调查这个问题,很快就会回复你。
请您确认您使用过哪些特定项目。
此致,
lc_dialog
你好lc_dialog,
谢谢你的支持!
我在WIRA_10.440.8.6 SDK中使用“BLE_RANGE_DTE”示例项目,关于SPI移植的一部分位于“ble_peripheral_task”。
SPI初始设置是:
你好对话框,
在我的情况下我有同样的问题。
我的设备使用DA1469X Pro Kit + DA14699子板。
使用PXP_Reporter包括SPI功能。
我使用spi sand一个字节的clk和数据只有50ns,但cs需要5us,如何减少spi cs时序?
使用HW_SPI_WRITE_BUF和AD_SPI_WRITE输出1字节CS TIMEING需要20US和5US。
环境 :
FIFO_MODE设置
我只需要SPI数据到LCD(4行)
但是,当我更改SPI设置时.fifo_mode = hw_spi_fifo_rx_tx,=> hw_spi_fifo_tx_only,始终在assert_warning中运行((cfg-> fifo_mode == hw_spi_fifo_rx_tx)||
(cfg-> fifo_mode == hw_spi_fifo_none)));
极性_Mode设置
我更改hw_spi_pol_low => hw_spi_pol_high
在逻辑分析仪中,只需提取CLK引脚数据引脚不是。
这
谢谢!!!
嗨Kuo41006,
道歉 - 可能是我错过了你的评论。让我检查一下,我会回复你。
与此同时,你检查了吗?DA1469X教程SPI适配器概念教程?
如果您可以通过问题培养新的论坛机票,这将是非常有帮助的。
谢谢,PM_DIALOG.