你好,
我使用的是系统复位IC的参考，但是我需要更长的延迟，因此我将两个块级联，如附件所示。如果脉冲消失，我希望重置脉冲在需要的间隔继续到来。在仿真模式下，根据附件的设置，我注意到时间会稍微超过3秒。后续脉冲之间的实际时间约为3.4秒。如果我增加时间，恐怕这个错误会更严重。那是因为设计上的错误吗?我还没有给芯片编程，这个测试处于仿真模式。谢谢!
附件:
设备:
你好vmore,
幸运的是，您正在经历的问题是可以修复的!如果你注意到，在延迟时间(典型的)有一个蓝色公式((计数器数据+1)+变量)/时钟，其中“变量”介于0和1之间。由于CNT0/DLY0在您的设计中只有5的计数器值，这可能是相当明显的(最多半秒)。
如果你增加了总的延迟，这个错误不应该编译。然而，如果你想让这个偏差比现在小得多，我建议将一些计数器数据从CNT6/DLY6重新分配到CNT0/DLY0。例如，CNT6/DLY6值为50和CNT0/DLY0值为22将给出相同的总体延迟，但误差要小得多。
我希望这对你有帮助!如果这个更改不能改进模拟，请告诉我，我将继续以任何我可以的方式帮助您的设计。
啊我明白了。谢谢您的快速回复，我将继续研究这个问题。
你好!
我希望你能在这里给我更多的帮助。我注意到CNT5/DLY5一旦使用ext Vdd的仿真或测试模式打开，就会产生一个脉冲。我不太确定为什么会触发，因为计数器还没有达到触发脉冲的极限。我如何修改设计以确保不会发生这种情况?如果我摆脱我的电路的其余部分，只有一次射击触发器，我看到它被触发时，仿真开始，所以看起来像我的电路的其余部分不是设置这个一次射击脉冲关闭。
编辑:这个脉冲似乎异常高的幅度，大约5v，甚至当我选择测试模式与外部Vdd。在望远镜上，它实际上看起来是一个微小的脉冲后面跟着一个更长的脉冲。这作何解释呢?请看附件图片
你好vmore,
很有可能这个脉冲根本与计数器无关，而是由于仿真配置。根据引脚的不同，高级开发板可以向GreenPAK发送信号来配置您的设计。这个信号可以在示波器上以微秒的顺序看到，这看起来就像你在更大的时间分割下看到的脉冲，比如250毫秒。
一种方法来确认这是问题是编程芯片并在测试模式下从DEV板运行模拟。由于不需要使用编程的IC来仿真配置，因此不应显示该脉冲。
如果模拟器不是造成脉冲的原因，那么在一次射击后的反跳滤波器将阻止这个脉冲。这可以通过使用另一个延迟电路和设置一个高于错误脉冲和低于一次脉冲的两个边缘延迟值来实现。
让我知道如果你需要进一步的帮助，我很乐意帮助!
嗨,亚历克斯,
因此，我只是观察到这些脉冲只显示在测试点(在几乎每一个测试点)一旦模拟/测试启动，而不是在扩展连接器，这本身似乎奇怪的我。如果我使用扩展连接器连接我的输出，初始杂散脉冲是不可见的。
谢谢!
嗨vmore,
这是一个很有希望的迹象，您看到的脉冲实际上是模拟配置GreenPAK;仿真配置几乎会遇到每一个引脚。如果你减少范围的时间划分，你应该能够看到有独立的位穿过每个引脚。这将是一种快速确认这只是一个仿真脉冲而不是您的设计固有的方法。