16个帖子/ 0新
最后一篇
丹尼尔59.
离线
最后一次露面:1年9个月前
加入:2016-01-08 04:34
想问一下开开及送生产的针脚针脚。

您好!

想请问一下,看了文档发布开发时需要swdio和swclk两引脚,批量产时需要utx和urx两个引脚,我在生产时能否用plt工具将swdio和swclk与UTX和urx呢?

设备:
Jelphi.
离线
最后一次露面:9个月3周前
职员
加入:2015-09-10 12:07
SWDIO&SWCLK:JTAG接口,UTX&URX

SWDIO&SWCLK:JTAG接口,UTX&URX用于PLT PC端交互,不清理论你是的本地

丹尼尔59.
离线
最后一次露面:1年9个月前
加入:2016-01-08 04:34

呃,我是想问这两个jtag接口在用plt的时代是可以​​使用plt的时髦用作Utx和urx,of urx,这样就不宜多重出2个接口。

丹尼尔59.
离线
最后一次露面:1年9个月前
加入:2016-01-08 04:34

呃,我是想问这两个jtag接口在用plt的时代是可以​​使用plt的时髦用作Utx和urx,of urx,这样就不宜多重出2个接口。

Jelphi.
离线
最后一次露面:9个月3周前
职员
加入:2015-09-10 12:07
先生

先生

在做plt烧写的时代,你的硬件已经定定了,urtx / urx是定定定了,你jtag接口会用来的,为什么这个阶段还谈接口剩剩?

丹尼尔59.
离线
最后一次露面:1年9个月前
加入:2016-01-08 04:34
呃。做plt烧写的时钟为主还要用到jtag接口

呃。做plt烧写的时代为主还要用到jtag接口?不是开发才用到jtag吗。

我的是:
是需要预留4个引脚P0_4,P0_5,P1_4,P1_5。
还可以是只预留p1_4,p1_5,将这两个销在开发时,是swclk和swdio,在plt烧写时代,是urx和utx。

Jelphi.
离线
最后一次露面:9个月3周前
职员
加入:2015-09-10 12:07
你好,先生,

你好,先生,

看来貌似你是本地没过plt的硬件连接

•PLT HW↔duts
-vbat.
-uart tx.
-uart rx(&xtal修剪脉冲)
-Xtal-Trimming脉冲(如果不是UART RX)
-VPP(6.8V)DA1458x系列
-RST.
-GND.
丹尼尔59.
离线
最后一次露面:1年9个月前
加入:2016-01-08 04:34
..我看了啊..然后我也不是在问能不适用p1_4和p1

..我♥♥♥..然后我也不是在不可能用p1_4和p1_5传作UART TX和UART RX么

Jelphi.
离线
最后一次露面:9个月3周前
职员
加入:2015-09-10 12:07
没门

没门

UTX URX波特率(KBit / s)
p0_0 p0_1 57.6
p0_2 p0_3 115.2
p0_4 p0_5 57.6
p0_6 p0_7 9.6

丹尼尔59.
离线
最后一次露面:1年9个月前
加入:2016-01-08 04:34
呃..英语论坛上有回答说可口..所以到底可还是不可能..

呃..英语论坛上有回答说可口..所以到底可还是不可能..

https://support.dialog-semicondiondiondum/comment/134366Ment-13436

Jelphi.
离线
最后一次露面:9个月3周前
职员
加入:2015-09-10 12:07
不可能的,靴子♥

不可能的,靴子阶段,内部的靴子只只能从的引脚下载代码

丹尼尔59.
离线
最后一次露面:1年9个月前
加入:2016-01-08 04:34
那PLTV4.0工具的UART编程

那PLTV4.0工具的UART编程GPIOS SETUP有源呢?我看文本中有写:改变引脚的目的是能够使用不同的UART引脚,而不是DUT ROM引导加载程序支持的预定义对默认引脚用于其他外部组件。

Jelphi.
离线
最后一次露面:9个月3周前
职员
加入:2015-09-10 12:07
这个改变是有了的,你得先把散发

这个改变是有了的,你得先把prod_test使用默认的端口download下载下载,你烧写闪光的时代,你可以改变urt的针头下载你的杂志,这个应用程序固件是用来之外的prod_test固件跑起来之后根据你是的的uart(这个也要与你在prod-test中定义uartpin一道)下载的

丹尼尔59.
离线
最后一次露面:1年9个月前
加入:2016-01-08 04:34
呃..所以说对于otp烧写来说这个功能并有用?

呃。所以说我要要相当于功能相当于相当于相当于相当于相当于相当于个个别为外接口了?回到最初的问题。我现在的产品设计预留vcc gnd p1_4(swclk)p1_5(swdio)作用是一个5P排母。在开发阶段使用JTAG进行开发出来的。现在程序写好需要进行销量生产了,如果如果使用plt,我要将预留接口成vpp vcc gnd p0_4(UTX)p0_5(urx)?

Jelphi.
离线
最后一次露面:9个月3周前
职员
加入:2015-09-10 12:07
如果你是用到plt,烧烧阶段p04 p05(UART

如果你要用到plt,烧写阶段p04 p05(UART取决于你的硬件,要用手与plt通信,结束后你可以用作用来,你可以在你的板子上用0欧母电阻,烧完后完后上,TTAG引脚也可用用作GPIO,软件可控制

丹尼尔59.
离线
最后一次露面:1年9个月前
加入:2016-01-08 04:34
我知道〜只设计上就就给他们留个留个接口接口了接口问一下

我知道〜只设计上就就就给给个个个了了了了了接口了了了了了了。那那一下:我5p排母设计成vpp,vcc,gnd,p1_4(swclk)和p0_4(UTX),p0_5(urx)和p1_5(SWDIO)。可以做到两者都能使用吧?