16个员额/ 0个新员额
最后发表
daniel59
离线
最后看到:一年九个月前
加入:2016-01-08 04:34
想问一下开发及批量生产的针脚问题。

您好!

想请问一下,看了文档发现开发时需要swdio和swclk两个引脚,批量生产时需要属下和urx两个引脚,那么我在生产时能否用PLT工具将swdio和swclk定义为属下和urx呢?

设备:
Jelphi
离线
最后看到:9个月1个星期前
工作人员
加入:2015-09-10 12:07
Utx&uRx swdio&Swclk: Jtag接口

swdio&Swclk: Jtag接口,Utx&uRx用于PLT PC端交互,不太理解你问题的本身

daniel59
离线
最后看到:一年九个月前
加入:2016-01-08 04:34

呃,我就是想问这两个JTAG接口在用PLT的时候是否可以用作属下和URX,这样就不用多预留出2个接口。

daniel59
离线
最后看到:一年九个月前
加入:2016-01-08 04:34

呃,我就是想问这两个JTAG接口在用PLT的时候是否可以用作属下和URX,这样就不用多预留出2个接口。

Jelphi
离线
最后看到:9个月1个星期前
工作人员
加入:2015-09-10 12:07
先生

先生

在做PLT烧写的时候,你的硬件已经定下来了,urtx / urx也是定下来了,你jtag接口也会用到的,为什么这个阶段还谈接口剩下来的问题吗?

daniel59
离线
最后看到:一年九个月前
加入:2016-01-08 04:34
呃。做PLT烧写的时候为什么还要用到jtag接口

呃。做PLT烧写的时候为什么还要用到jtag接口?不是开发才用到jtag吗。

我的问题是:
是否需要预留4个销p0_4 p0_5, p1_4 p1_5。
还是可以只预留p1_4, p1_5,将这两个销在开发时作为SWCLK和SWDIO,在PLT烧写时作为URX和属下。

Jelphi
离线
最后看到:9个月1个星期前
工作人员
加入:2015-09-10 12:07
你好先生,

你好先生,

看来貌似你根本没看过PLT的硬件连接

PLT HW↔dut
-Vbat
uart TX
-UART RX (& XTAL微调脉冲)
- xtal -微调脉冲(如果不在UART RX)
vpp (6.8 v) Da1458x系列
rst
接地
daniel59
离线
最后看到:一年九个月前
加入:2016-01-08 04:34
。。我看了啊。。然后我这不是在问能不能用p1_4和p1

。。我看了啊。。然后我这不是在问能不能用p1_4和p1_5当作UART TX和UART RX么。。

Jelphi
离线
最后看到:9个月1个星期前
工作人员
加入:2015-09-10 12:07
没有办法

没有办法

波特率(kbit/s)
P0_0 P0_1 57.6
P0_2 P0_3 115.2
P0_4 P0_5 57.6
P0_6 P0_7 9.6

daniel59
离线
最后看到:一年九个月前
加入:2016-01-08 04:34
呃。。英语论坛上有回答说可以。。所以到底可以还是不可以。。

呃。。英语论坛上有回答说可以。。所以到底可以还是不可以。。

https://support.dialog-semiconductor.com/comment/13436#comment-13436

Jelphi
离线
最后看到:9个月1个星期前
工作人员
加入:2015-09-10 12:07
不可以的,引导阶段

不可以的,引导阶段,内部的引导只能从固定的配对的销下载代码

daniel59
离线
最后看到:一年九个月前
加入:2016-01-08 04:34
那PLTv4.0工具的UART编程

那PLTv4.0工具的UART编程GPIOs设置有什么用呢?我看文档中有写:改变针的目的是能够使用不同的UART针比支持的预定义的对DUT ROM引导装载程序,以防这些默认针用于其他外部组件。

Jelphi
离线
最后看到:9个月1个星期前
工作人员
加入:2015-09-10 12:07
这个改变是有前提的,你得先把刺激

这个改变是有前提的,你得先把Prod_test用默认的端口downnload下去,然后你烧写flash的时候,你可以改变城市轨道交通的销去下载你的应用程序firware,这个应用固件是用之前下载的Prod_test固件跑起来之后根据你更改的uart(这个也要与你在prod-test中定义uart销一致)下载的

daniel59
离线
最后看到:一年九个月前
加入:2016-01-08 04:34
呃。。所以说对于OTP烧写来说这个功能并没有用吗?

呃。。所以说我要用这个功能相当于我要留4个销作为外接口了吗?回到最初的问题。。我现在产品设计预留了VPP VCC接地P1_4 (SWCLK) P1_5 (SWDIO)作为一个5 p排母。在开发阶段使用JTAG进行开发没有问题。现在程序写好需要进行批量生产了,如果要使用PLT,我要将预留的接口改成VPP VCC接地P0_4 (UTX) P0_5 (URX) ?

Jelphi
离线
最后看到:9个月1个星期前
工作人员
加入:2015-09-10 12:07
如果你要用到plt,烧写阶段p04 p05 (uart

如果你要用到plt,烧写阶段p04 p05 (uart取决于你的硬件,要用到与plt通信,结束后你可以用作其他用途,你可以在你的板子上用0欧母电阻,烧完后喊上,Ttag销也可以用作gpio,软件可以控制

daniel59
离线
最后看到:一年九个月前
加入:2016-01-08 04:34
我知道~只是设计上就要给他们留个外接口了。那问一下

我知道~只是设计上就要给他们留个外接口了。那问一下:若是我5p排母设计成 VPP, VCC, GND, P1_4(SWCLK) and P0_4(UTX), P0_5(URX) and P1_5(SWDIO)。可以做到两者都能使用吧?