设计师喜欢在灵活的设计。其原因是多方面的，大多很明显：你可能不知道今天的芯片将被如何使用的明天 - 最好的延迟设置任何混凝土，直到你是知道如何去使用。你可能不完全理解设计，直到它已接近尾声，而过早的优化可以让你在一个困难的局面。还有更多的实际考虑 - 让买入从一组的限制性要求利益相关方可能会非常困难。允许被搁置后艰难的决定几乎总是更容易的选择。

因此，方法通常是增加灵活性而不是减少灵活性。这意味着允许系统由软件配置，最近允许硬件本身直接由嵌入式可编程资源(嵌入式FPGA块，等等)配置。

但也有在设计任何芯片和生活，因为我们现在在后摩尔定律世界做其他的压力，一些人正变得更加突出。

随着工艺的缩小而这些新技术的成本上升之间的时间增加，有一个更加注重让多出来的技术，我们已经有了。一些人认为，使用现成的，现成的组件，在成本降低和能力随时间增加的策略，现在正在寻找有缺陷的。现在这些设计师正在寻找的是让他们继续以节省成本，并通过定制可以紧密架构，以解决特定问题的解决方案增加功能的定制芯片。虽然建立了一些灵活性，一些解决方案可以是一个好主意，总的来说，如果一个问题空间是众所周知的，可以将芯片制作，解决了这一需求而对额外的灵活性，浪费资源。

也有成本与在最终解决方案芯片的灵活部分程序所需人队参与。这些团队通常位于终端用户的组织，而芯片的设计在其他地方，所以现在这些团队必须了解和开发代码，他们没有参与设计的芯片。这意味着时间和金钱将被花费让这些球队提高速度的芯片设计的细节。

总之，这是一个很大的潜在成本 - 设计师和最终用户 - 只是裁缝使用的芯片，当这种功能可能已经有了决定，并烤成从一开始就设计权的灵活的解决方案。

当然，一些设计要求有很大的灵活性，例如，以支持新的标准。你努力设法标准可能仍然是在不断变化，但是你想成为第一个进入市场。因此，你可能需要有一些还未被同意保持在一个FPGA在那里他们可以在制造芯片之后改变的细节。没有与此课程相关的成本，但是这很可能是由满足您的市场窗口偏移。

嵌入的SoC处理器已经多年精确的主食，因为它更符合成本效益有一个通用处理器而不是试图直接在硬件复制复杂的逻辑，特别是当要运行的软件，可能需要更改在以后的日子。同样，也有你需要专门的硬件，但其中硬件要求会改变的具体问题。在这种情况下，允许重新配置可以硅片面积和铅保存到一个更优雅的设计硬件。然而，这些用例，而重要的是，一般会更少 - 在那里不需要可重构的该级别最芯片。

相反，所需要的是做这项工作的前期的理解问题空间，芯片被设计至于什么芯片会和不会做作出艰难的决定。通过这样做事先这项工作，你可以有一个更便宜的芯片，该芯片是准备与最终用户的最小工作使用。其结果是，你更快地进入市场，以更便宜的产品。

在过去的时代，增加更多的技术可以帮助延迟困难的决定。在后摩尔定律的世界，更好的设计和更好的架构是成功之路。在Adesto，我们想借此在ASIC定义的发现过程的整体视图所以这将包括芯片的要求，而且任何未来潜在的打样，可以允许。了解更多关于我们的ASIC这里今天。